JA 611436. MAY 15

(54) SEMICONDUCTOR DEVICE

(11) 63-104343 (A) (43) 9.5.1988 (19) JP

(21) Appl. No. 61-250974 (22) 21.10.1986


(71) MITSUBISHI ELECTRIC CORP (72) HIROSHI KURANAGA(1)

(51) Int. Cl. H01L21/60

PURPOSE: To highly integrate a semiconductor device thereby to eliminate a protecting layer which is needed in a conventional device by opposing two or more chips on circuit surfaces, electrically connecting them with bumps,

and stacking secured superposed chips.

CONSTITUTION: A chip la having a circuit section on the upper surface and a chip 1b having a circuit section on the lower surface are opposed. A chip 2a having a circuit section on the upper surface and a chip 2b having a circuit section on the lower surface are opposed. Electrodes are connected to each other. The stacked chips of lower stage are connected by wirings 4 to the stacked chips of upper stage. Thus, it is highly integrated to eliminate a protecting layer which is needed in a conventional device.



⑪特許出願公開

⑫ 公 開 特 許 公 報 (A) 昭63 - 104343

@Int_Cl_4

識別記号 庁内整理番号 匈公開 昭和63年(1988)5月9日

H 01 L 21/60

6918-5F

審査請求 未請求 発明の数 1 (全4頁)

図発明の名称 半導体装置

> ②特 願 昭61-250974

223出 願 昭61(1986)10月21日

70発明者 蔵 永 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

明 勿発 中

竹 雄

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

⑪出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

79代 理 人 弁理士 大岩 増雄 外2名

> 珥 細 #

1. 発明の名称

半導体装置

2. 特許請求の範囲

(1)いずれも、機能結合手段により素子を形成さ れた互の活性面を向い合とに結合された2枚以上 のチップからなり、それぞれの前起チップの前記 活性面の反対側の面同志で接着して、積み上げら れている複数の重ね合せチップと

的配重ね合せチップ間を結合するワイヤとを 備えた半導体装置。

3. 発明の詳細な説明

[産業上の利用分野]

この発明は、半導体集機回路チップを積み上げ 、高機能化、高築積化をはかつた半導体装置に関 するものである。

〔従来の技術〕

第2図、第3図は、従来の半導体装置を示す平 面図及びその皿ー皿断面図であり、図において(1) は第一層目の集積回路チップ、(2)は第二層目の集 積回路チップ、(3) は(1) の回路部分を保護し、(1) と (2) を固定する層、(4) は(1) と(2) の回路を電気的に接 統するワイヤーであり、(5) はワイヤーポンデイン グ用パッドである。

従来の半導体装置は上記のように構成され、上 妃の要領で、何居にも重ね合せ回路の集積度を上 げ、また高機能化をはかることができる。

[発明が解決しよりとする問題点]

上記のよりな従来の半導体装置では、積み上げ る二つのチップの間にチップ同志を固定し、下の チップの回路部分を保護するための層(3)を、非導 単性で、熱などの要因による変形がきわめて小さ い物質で作る必要があり、また、上下のチツブを **电気的に接続するためには、チップの周辺に改け** たパツド(5)をワイヤーポンデイングで結ぶしかな く回路の設計にあたつての制約が多いという問題 点があつた。

この発明はかかる問題点を解決するためになさ れたもので、前記保護層を必要とせず、また、積 み重ねられたチンプ間の個号のやりとりをワイヤ

ーポンデイング以外の方法で行える半導体装置を 得ることを目的とする。

[問題点を解決するための手段]

この発明に係る半導体装置は、二枚以上のチップを回路面を向い合せ、回路面上に作られた電極同志を接続することによつて電気的に接続し、固定した重ね合せチップ、前配重ね合せチップを積み上げ、ワイヤーボンディングにより電気的に接続したものである。

[作用]

この発明においては、前記道ね合せチップ内の チップ間では、任意の場所に议けられた電極をに より固定し、また、単気信号のやりとりを行い、 他の前記重ね合せチップとは、チップの裏面同志 をはり合せ、固定し、タイヤーボンディングによ り、世気信号のやりとりをおこなつている。

〔寒旋例〕

第1図はこの発明の一実施例を示す断面図であり、前配重ね合せチップを2つ積み重ねたものである。(la)、(2a)はともに、その上面に回路部分

実施例の断面図を示す。

また、前記重ね合せチップを構成するチップは、同一のプロセスを用いて作る必要がないため、多種類のプロセスで作られたチップを組み合せ、構成することによつて高快能化をはかることができる別の効果もある。

上記実施例では、パンプ(6)を用いる場合であつたが、チップ (1a)、 (1b)のいずれかチップ (2a) (2b)のいずれかのパッド(7)上に成長した金などの厚いメッキ層を用いてもよい。

なお上記で説明を省略したがチップ (1b) (2a)間の 接続方法としては通常のダイボンデイング時の方 法を採用した。

〔発明の効果〕

この発明は以上説明したとおり、二枚以上のチップを回路面を向い合せ、パンプ等を用いて電気的に接続し、固定した重ね合せチップを積み上げることにより、高集役化をはかり、従来装置に必要だつた保護層をなくす効果がある。

4. 図面の簡単な説明

をもつチップ、(1b)、(2b)はともに、その下面に 回路部分をもつチップ、(6)は前起重ね合せチップ 内で電気的接続をとり、チップを固定する機能 合手段で本実施例ではパンプを用いており、(7)は このパンプ用パッドを示し、(10)は、下段の重ね 合せチップ、(20)は上段の重ね合せチップを開い でおり、(10)と(20)は、ワイヤー(4)により電子の に接続され、ダイボンドと同様の技術でチップ に接続され、ダイボンドと同様の技術でチック 変面同志をはり合せ固定されている。そのため定 来の変置には必要だつた保護層(3)を必要としたい。

前起重ね合せチンプを構成するチンプ間は、パンプにより電気的に接続されているので、従来の 半導体装置に比べ設計がより容易になつている。

なお、上紀実施例では、前記重ね合せチップを 2 段重ねたものを示したが、 3 段以上積み重ねる ことによつてより高い集積度を得ることが可能で ある。

また、前起重ね合せチップは3枚以上のチップ を用いて解成することができ、第4図に、前起重ね合せチップを3枚のチップで構成した場合の一


第1図、第4図は、との発明の一実施例を示す 断面図、第2図、第3図はそれぞれ、従来の半導 体装置を示す平面図、断面図である。

図において、(la)(lb)(2a)(2b)は集積回路チップ、(4)はワイヤー、(6)は模電結合手段、(10)(20)。はともに重ね合せチップである。

なお、各図中同一符号は同一または相当部分を示す。

代理人 大岩 增雄

第1図




1a, 1b, 2a, 2b: +,7

4:717-


6:機電結合手段

10:下段重ね合せチップ

20:上段重ね合せチップ



纺 4 🗵



手 続 補 正 **杏**(自発) 62 1 19

62 1 19 昭和 年 月 E

特許庁長官殿

- 1.事件の表示
- 特願昭 61-250974 号
- 2. 発明の名称

半導体装置

3. 補正をする者

事件との関係 特許出願人

住所

東京都千代田区丸の内二丁目2番3号

名 称 (601)三菱電機株式会社

代表者 志 岐 守 哉

4. 代 理 人

住 所

東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内

氏 名 (7375)弁理士 大 岩 增 雄

(連絡先03(213)3421特許部)



- (1) 明細番の発明の詳細な説明の欄
- (2) 図面
- 6. 補正の内容

(1) 明細書をつぎのとおり訂正する。

(1) 明細音をつきのとおり訂正する。							
ページ	行	訂	īΕ	前	äſ	ΙĒ	後
3	12	戦極を			転機に		
L	<u> </u>				<u> </u>		

(2) 凶面の第1凶を別紙のとおり訂正する。


7. 添付背類の目録

(1) 図面(第1図)

1通

以 上

第 1 図



1a.1b.2a.2b: + "7"

4:717-

6 : 機 電結合手段 10 : 下段重ね合せチップ

20:上段重ね合せチップ